ARM Cortex-A510
 | 此條目需要精通或熟悉相关主题的编者参与及协助编辑。 |
 | 此條目需要补充更多来源。 (2022年3月19日) |
| 產品化 | 2021 |
|---|---|
| 設計團隊 | 安謀控股 |
| 指令集架構 | ARMv9-A |
| HyperTransport速率 | 2.02 GT/s 至 unit= unit= GT/s |
| 上代產品 | ARM Cortex-A55 |
| 繼任產品 | ARM Cortex-A520 |
ARM Cortex-A510是一個基於ARMv964位指令集架構設計的中央處理器以及ARM內核[1]。由安謀控股旗下劍橋設計中心的劍橋團隊設計[2]。
設計
ARM Cortex-A510與前一代ARM Cortex-A55相比，性能提升35%，能效比提高20%以及3x機器學習性能[3]。對比前一代ARMCortex-A55的兩條解碼流水線，ARM Cortex-A510升級到三條，不再支持Aarch32[4]。三條前端以及後端擁有3個ALU[4]。
參考資料
- ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. （原始内容存档于2021-08-12） （英语）.
- ^ Frumusanu, Andrei. Arm Announces Mobile Armv9 CPU Microarchitectures: Cortex-X2, Cortex-A710 & Cortex-A510. www.anandtech.com. [2021-08-24]. （原始内容存档于2022-04-24）.
- ^ First Armv9 Cortex CPUs for Consumer Compute. community.arm.com. [2021-08-12]. （原始内容存档于2021-08-12） （英语）.
- ^ 4.0 4.1 Cortex-A510 - Microarchitectures - ARM - WikiChip. en.wikichip.org. [2021-08-24] （英语）.