封裝體系
![本頁使用了標題或全文手工轉換](http://images.weserv.nl/?url=//upload.wikimedia.org/wikipedia/commons/thumb/c/cd/Zh_conversion_icon_m.svg/35px-Zh_conversion_icon_m.svg.png)
封裝體系(英語:System in Package, SiP),為一種集成電路封裝的概念,是將一個系統或子系統的全部或大部份電子功能配置在整合型基板內,而晶片以2D、3D的方式接合到整合型基板的封裝方式。
SiP不僅可以組裝多個晶片,還可以作為一個專門的處理器、DRAM、快閃記憶體與被動元件結合電阻器和電容器、連接器、天線等,全部安裝在同一基板上。這意味著,SiP可以利用封裝技術將來自不同晶圓廠、晶圓尺寸和特徵尺寸不同的不同功能的芯片集成到系統或子系統中,而不是在芯片級別使用更細的特徵尺寸集成大部分功能。在實際應用大小不同的芯片中,大芯片可以是應用處理器(AP),而小芯片可以是存儲器。[1]
優勢
難度
- 在SiP封裝技術中,一個封裝體裡面可能有幾十顆裸芯片,當中一個裸芯片壞了就會浪費整個封裝體裡面其他的裸芯片。[2]
- 廠商需要圍繞SiP需求布置產線,或對原有的機台配比進行調整,並保證機台的利用效率。[2]
技術
SiP芯片可以垂直堆疊或水平平鋪,採用諸如芯粒或絎縫封裝等技術。SiP將芯片與標準的芯片引線或焊料凸點連接起來,與稍微密集的三維芯片不同,後者通過硅通孔連接疊放的硅芯片。已經開發了許多不同的三維封裝技術,用於將許多相當標準的芯片疊放在緊湊的區域內。[3]
SiP可以包含多個芯片或芯片——如專用處理器、DRAM、閃存、被動元件搭配電阻器和電容器,都安裝在同一基板上。這意味着可以在單個封裝中構建完整的功能單元,因此幾乎不需要添加外部元件就可以使其工作。這在像MP3和手機等空間受限環境中尤其有價值,因為它減少了印刷電路板和整體設計的複雜性。儘管具有這些優點,這種技術會降低製造良率,因為封裝中的任何有缺陷的芯片都將導致封裝的集成電路無法正常工作,即使該封裝中的所有其他模塊都是正常的。
與常見的SoC(片上系統)集成電路架構相比,SiP正好相反,後者根據功能將組件集成到單個電路芯片中。SoC通常會集成CPU、圖形和內存接口、硬盤和USB連接、隨機訪問和只讀存儲器以及輔助存儲和/或其控制器在一個芯片上。相比之下,SiP會將這些模塊連接為一個或多個芯片封裝或芯片。SiP類似於常見的基於傳統主板的PC架構,因為它根據功能將組件分開並通過中央接口電路板連接起來。與SoC相比,SiP的集成程度較低。混合集成電路與SiP有些相似,但它們往往使用較舊或不那麼先進的技術(往往使用單層電路板或基板,不使用芯片疊放,不使用倒晶封裝或BGA連接組件或芯片,僅使用線鍵連接芯片或小輪廓集成電路封裝,使用雙列直插封裝或單列直插封裝來與混合集成電路外部連接,而不是BGA等)。[1]
SiP技術主要受到可穿戴設備、移動設備和物聯網等早期市場趨勢的推動,這些市場並不像已建立的消費者和商業SoC市場那樣需要大量生產的單位。隨着物聯網變得更加真實而非虛構,SoC和SiP級別的創新正在進行,以便將微機電(MEMS)傳感器集成到單獨的芯片上並控制連接性。[4]
SiP解決方案可能需要多種封裝技術,例如倒晶封裝、線鍵連接、晶圓級封裝等。[5]
供應商
- Dialog
- Atmel
- CeraMicro
- ChipSiP Technology
- STATS ChipPAC Ltd
- Toshiba
- Amkor
- Renesas
- SanDisk
- 珠海歐比特
- 訊芯電子
- 長電科技
- 通富微電子
- 華天科技
- 環旭電子
中國大陸的發展
雖然中國大陸封測產業的市場占比已經達到 28%,且有長電科技、通富微電子、華天科技三家營收躋身全球前十的封測企業。但在中高端市場,中國封裝企業市占比及掌握的技術都有待提升。[2]
相關
- 集成電路封裝
- 單片系統(SoC)
- 晶片尺寸封裝(Chip Scale Package)
- 覆晶技術(Flip chip)
- 3D封裝
- 多晶片模組(Multi-chip Module;MCM)
- 多晶片封裝(Multi-chip Package;MCP)
- 晶片堆疊(Stack Die)
- 層疊式封裝(Package on Package)
- Package in Package
- 內埋元件基板(Embedded Substrate)
參考
- ^ 1.0 1.1 Ko, Cheng-Ta; Yang, Henry; Lau, John; Li, Ming; Li, Margie; Lin, Curry; Lin, J. W.; Chang, Chieh-Lin; Pan, Jhih-Yuan; Wu, Hsing-Hui; Chen, Yu-Hua. Design, Materials, Process, and Fabrication of Fan-Out Panel-Level Heterogeneous Integration. Journal of Microelectronics and Electronic Packaging. 2018-10-01, 15 (4). ISSN 1551-4897. doi:10.4071/imaps.734552 (英語).
- ^ 2.0 2.1 2.2 2.3 張心怡. 先进封装: 新兴技术带来市场增量 (PDF). 中國電子報 (總第4358期) (中國電子報社). 2020年6月19日 [2020年6月19日]. (原始內容存檔 (PDF)於2020年8月21日).
- ^ By R. Wayne Johnson, Mark Strickland and David Gerke, NASA Electronic Parts and Packaging Program. 「3-D Packaging: A Technology Review (頁面存檔備份,存於網際網路檔案館).」 June 23, 2005. Retrieved July 31, 2015.
- ^ By Ed Sperling, Semiconductor Engineering. 「Why Packaging Matters (頁面存檔備份,存於網際網路檔案館).」 November 19, 2015. Retrieved March 16, 2016.
- ^ By Tech Search International and Chip Scale Review Staff, Chip Scale Review. 「Major OSATs positioned for growth opportunities in SiP (頁面存檔備份,存於網際網路檔案館).」 May/June Issue. Retrieved June 22, 2016.