蕴涵门

基本逻辑闸
缓冲	非
与	与非
或	或非
异或	同或
蕴含	蕴含非

输入 A   B		输出 A → B
0	0	1
0	1	1
1	0	0
1	1	1

蕴涵门（IMPLY gate）的电路符号

蕴涵门（英语：Implies gate，简称IMPLY gate）是数字逻辑电路中的一种逻辑门，主要用来完成布尔代数中实质条件、实质蕴涵或蕴涵算子。

蕴涵门可由CMOS或其他晶体管设计，利用如下公式：

$Q=A\to B={\overline {(A\land {\overline {B}})}}={\overline {A}}\lor B$

另外蕴涵门也可以由忆阻器组成，且只需要由两个忆阻器即可组成，由于布尔代数的特性可使其他布尔函数化成由逻辑蕴含表示，因此利用蕴涵门与忆阻器来设计晶体管可以大幅缩小体积。

两个忆阻器即可完成一个蕴涵门。

性质

输入 A   B		输出 A → B
X	1	1
0	0	1
1	0	0

如果B为逻辑真, 无论A为任何值都会输出逻辑真的信号。

其中，X代表输入的是无论何值皆可。

如果B为逻辑假, 并且A为逻辑假, 才会输出逻辑真的信号。

其余情况则输出逻辑假的信号。

蕴涵门可以用来判断两输入的或是否为第二输入。

概述

表达式	符号		功能表
	ANSI/IEEE	IEC
$Y=A\to B$ $Y={\overline {(A\land {\overline {B}})}}$ $Y={\overline {A}}\lor B$			A B $Y=A\to B\,$ 0 0 1 0 1 1 1 0 0 1 1 1

电路实现

• 
  NMOS蕴涵门
• 
  PMOS蕴涵门
• 
  静态CMOS蕴涵门
• 
  TTL蕴涵门
• 
  忆阻器蕴涵门
• 
  用或非闸实现的蕴涵门
• 
  用与非闸实现的蕴涵门

复合逻辑门

使用蕴涵门组合成的与非门

大部分的逻辑门都可以用蕴涵门组合而成，例如与非门可以用两个蕴涵门组合而成：

${\begin{aligned}A\to (B\to 0)&={\overline {A}}\lor ({\overline {B}}\lor 0)\\&={\overline {A}}\lor {\overline {B}}\\&={\overline {A\land B}}\\&=A{\bar {\curlywedge }}B\end{aligned}}$

其他逻辑门

蕴含非闸

蕴含非闸，简称NIMPLY gate是数字逻辑电路中实现非蕴涵的一种逻辑门。

这种运作方式的器件已在生物学的逻辑信号中有相关研究。

表达式	符号		功能表
	ANSI/IEEE	IEC
$Y=A\nrightarrow B$ $Y=\lnot (a\to b)$ $Y=a\land \lnot b$			A B $Y=A\nrightarrow B\,$ 0 0 0 0 1 0 1 0 1 1 1 0

参见

• 布尔代数
• 数字逻辑
• 忆阻器