跳至內容

半導體IP核

本頁使用了標題或全文手工轉換
維基百科,自由的百科全書

IP核,全稱知識產權核(英語:Semiconductor intellectual property core, IP),是在集成電路可重用設計方法學中,指某一方提供的、形式為邏輯單元、芯片設計的可重用模組。

IP核通常已經通過了設計驗證,設計人員以IP核為基礎進行設計,可以縮短設計所需的周期。[1]IP核可以通過協議由一方提供給另一方,或由一方獨自占有。IP核的概念源於產品設計的專利證書和源代碼的版權等。設計人員能夠以IP核為基礎進行特殊應用積體電路現場可編程邏輯門陣列的邏輯設計,以減少設計周期。

IP核分為軟核、硬核和固核。軟核通常是與工藝無關、具有寄存器傳輸級硬件描述語言描述的設計代碼,可以進行後續設計;硬核是前者通過邏輯綜合布局布線之後的一系列表徵文件,具有特定的工藝形式、物理實現方式;固核則通常介於上面兩者之間,它已經通過功能驗證時序分析等過程,設計人員可以以邏輯門網表的形式獲取。[2]

相關條目

參考文獻

  1. ^ 虞希清. 专用集成电路设计实用教程. 浙江大學出版社. : 3. ISBN 978-7-308-05113-2. 
  2. ^ 楊宗凱,黃建,杜旭. 数字专用集成电路的设计与验证. 電子工業出版社. : 37. ISBN 7-121-00378-3. 

外部連結