半導體矽智財
矽智財，全稱智慧財產權核（英語：Semiconductor intellectual property core, IP），是在積體電路的可重用設計方法學中，指某一方提供的、形式為邏輯單元、晶片設計的可重用模組。
矽智財通常已經通過了設計驗證，設計人員以矽智財為基礎進行設計，可以縮短設計所需的周期。[1]矽智財可以通過協定由一方提供給另一方，或由一方獨自占有。矽智財的概念源於產品設計的專利憑證和原始碼的著作權等。設計人員能夠以矽智財為基礎進行特殊應用積體電路或現場可程式化邏輯閘陣列的邏輯設計，以減少設計周期。
矽智財分為軟核、硬核和固核。軟核通常是與製程無關、具有暫存器傳輸級硬體描述語言描述的設計代碼，可以進行後續設計；硬核是前者通過邏輯綜合、布局、布線之後的一系列表徵檔案，具有特定的製程形式、物理實現方式；固核則通常介於上面兩者之間，它已經通過功能驗證、時序分析等過程，設計人員可以以邏輯閘級網表的形式取得。[2]
相關條目
參考文獻
- ^ 虞希清. 专用集成电路设计实用教程. 浙江大學出版社. : 3. ISBN 978-7-308-05113-2.
- ^ 楊宗凱，黃建，杜旭. 数字专用集成电路的设计与验证. 電子工業出版社. : 37. ISBN 7-121-00378-3.
- 徐志軍等. EDA技术与PLD设计. 人民郵電出版社. ISBN 7-115-13796-X.
外部連結
- Open cores "design and publish core" (under LGPL Licence)
- Altera cores Free reference IP cores for FPGAs
- Open Source Semiconductor Core Licensing, 25 Harvard Journal of Law & Technology 131 (2011)（頁面存檔備份，存於網際網路檔案館） Article analyzing the law, technology and business of open source semiconductor cores